Con Zen 3 AMD abbandona i CCX per un approccio unificato ai core

Grazie al sito 3DPlanetnow sono emerse delle slide di una presentazione di AMD, durante la quale sono state anticipate alcune delle caratteristiche tecniche delle soluzioni AMD EPYC basate sulla futura architettura Zen 3.

Ci riferiamo quindi alle proposte della famiglia Milan, nome in codice delle CPU EPYC che debutteranno nel corso del prossimo anno. Per queste soluzioni AMD continuerà ad utilizzare lo stesso tipo di piattaforma che è in commercio attualmente, compatibile quindi con i processori EPYC di prima generazione e di seconda generazione.

Lo schema mostrato da AMD permette di identificare una peculiarità che AMD introdurrà con l'architettura Zen 3 delle CPU EPYC della famiglia Milan. Le CPU EPYC basate su architettura Zen 2, indicate con il nome di Rome, abbandoneranno il design basato su due CCX per un approccio che prevede tutti i core di un singolo die di CPU messi sullo stesso livello.

Con Zen 2 ogni die CPU integra 8 core, divisi in due CCX ciascuno con 4 core; per ogni CCX AMD integra 16 Mbytes di cache L3. Nel passaggio all'architettura Zen 3 AMD unificherà gli 8 core all'interno del die, rimuovendo la divisione in CCX: per questo motivo la cache L3 sarà condivisa tra tutti i core, con un quantitativo complessivo è che indicato in 32 o più Mbytes per ogni die.

Nelle CPU della famiglia Milan troveremo ovviamente un design a chiplets, con un massimo di 8 core CPU montati sullo stesso package unitamente al chip specifico per l'I/O. Il numero massimo di core continuerà quindi a restare quello di 64 già implementato nelle CPU EPYC Rome ora in commercio, ma AMD potrebbe optare per una nuova tecnologia di Symmetric Multithraded che porti da 2 a 4 il numero di threads gestiti da ogni core.

Al momento attuale AMD ha smentito questa ipotesi ma pare scontata una presa di posizione di questo tipo pensando al tempo che ci separa dal debutto di questi processori. Le CPU EPYC di terza generazione, basate su architettura Zen 3, dovrebbero debuttare nel corso della seconda metà del prossimo anno. A seguire avremo il lancio delle proposte basate su architettura Zen 4, meglio indicate nella famiglia EPYC con il nome di Genoa: in questo caso AMD utilizzerà un nuovo socket, presumibilmente in abbinamento a memoria DDR5.