Intel, CPU Ice Lake-SP a 28 core mostrata a Hot Chips 2020

Intel ha finalmente divulgato ulteriori informazioni sui suoi processori Ice Lake Xeon a 10nm in occasione dell’evento Hot Chips 2020, delineando un impressionante miglioramento IPC di circa il 18% e dandoci un assaggio di ciò che verrà sia per i data center che per i desktop di fascia alta (HEDT). Intel ha a lungo utilizzato i suoi die Xeon per i chip HEDT e data center, anche se con lievi revisioni tra i due, il che significa che il design Ice Lake ci offre anche un’idea di ciò che Intel ha pianificato per HEDT nel prossimo futuro.

Con i SuperFin Sapphire Rapids Xeon da 10nm di Intel che non si faranno strada sul mercato fino alla fine del 2021, la società al momento si sta concentrando sui transistor da 10nm+ accoppiati alle radicali modifiche architettoniche implementate negli Xeon Ice Lake.

Come Intel ha già comunicato in precedenza, i chip Ice Lake saranno disponibili per le piattaforme server Whitley dual-socket, mentre i già annunciati Cooper Lake sono stati pensati per i server quad e octo-socket. La presentazione di Intel si è concentrata su alcune delle ottimizzazioni architettoniche che insieme producono un miglioramento IPC di circa il 18% rispetto ai processori della linea Cascade Lake equipaggiati con lo stesso numero di core, frequenze e larghezza di banda. Intel afferma che la maggiore frequenza e larghezza di banda della memorie di Ice Lake potrebbero portare a guadagni, in termini di IPC, ancora maggiori.

Intel ha anche evidenziato un grande riallineamento del die a 28 core dell’azienda che porta anche progressi nella cache, nella memoria e nel throughput. In particolare, Intel non ha divulgato il numero di core dei processori Ice Lake principali, quindi non siamo sicuri che si tratti di design HCC (High Core Count) o XCC (Xtreme Core Count).

La compagnia di Santa Clara realizza Ice Lake sul suo nodo di produzione a 10 nm+, che non è lo stesso della sua nuova tecnologia SuperFin a 10 nm, e incide nei core Sunny Cove apportando diversi miglioramenti, inclusa un’allocazione più ampia (5-wide rispetto a 4-wide) e unità di esecuzione abbinate a un branch predictor migliorato. Intel ha potenziato la cache L2 a 1,25 MB e migliorato il transaction buffer lookaside (da TLB da 1.5K a 2K voci) aumentando la cache L1D a 48 KB e aggiungendo un secondo FMA (i chip Ice Lake consumer possiedono un solo FMA). Intel ha ampliato la out-of-order window da 224 a 384 voci (Sunny Cove per Ice Lake mobile è a 352) e aumentato le voci in-flight load+store a 128+72, rispetto ai 72+56 trovati su CascadeLake. Anche le voci dello scheduler sono state aumentate da 97 a 160.

Intel ha anche aggiunto il supporto per una serie di nuove istruzioni per migliorare le prestazioni di crittografia, come VPMADD52, GFNI, SHA-NI, Vector AES e le istruzioni di moltiplicazione Vector Carry-Less, oltre ad alcune nuove istruzioni per aumentare le prestazioni di compressione/decompressione. Tutte fanno molto affidamento sull’accelerazione AVX, che Intel ha anche potenziato notevolmente. La compagnia di Santa Clara ha affermato che queste istruzioni producono miglioramenti delle prestazioni per core che vanno da 1.5X a 8X rispetto a Cascade Lake.

L’azienda ha anche apportato modifiche significative all’architettura SoC, tra le quali l’implementazione di una gerarchia di memoria rinnovata ed un sottosistema I/O. PCIe 4.0 fa anche la sua comparsa tardiva nella gamma Xeon, insieme a molte altre ottimizzazioni che offrono maggioriprestazioni nella larghezza di banda della memoria per core .

Nel complesso, l’Ice Lake-SP di Intel sembra essere un grande passo avanti e mentre i miglioramenti delle prestazioni sembrano grandiosi sulla carta, sarà necessario verificare se tale comportamento si verificherà anche nella realtà.